:format(jpg)/f.elconfidencial.com%2Foriginal%2F320%2Fd8a%2F523%2F320d8a523740e9dda061fa06c9420d5c.jpg)
Foto: Reuters/Kim Hong-Ji.
Una pieza que casi nadie sabe nombrar se ha convertido en el cuello de botella de la tecnología actual y en el motivo de que la memoria de su ordenador cueste cinco veces más que hace año y medio
Comprar memoria para un ordenador se ha convertido en un ejercicio de resignación. Un módulo de 32 GB de DDR5 que a comienzos de 2025 costaba menos de 90 euros se vende hoy por encima de los 500. A finales del año pasado, Micron cerró Crucial, su marca de consumo, para volcar toda su capacidad en los centros de datos de IA y varios fabricantes taiwaneses cuentan que Samsung les trasladó que no hay existencias de memorias DRAM convencional en el mercado, un mensaje rotundo. No es un problema de precio, es la ausencia física del producto.
Detrás hay una sola causa, la inteligencia artificial. Este año, los centros de datos absorberán alrededor del 70 % de los chips de memoria fabricados en el mundo, porque la que necesitan esas máquinas, conocida como HBM (High Bandwidth Memory o memoria de alto ancho de banda), necesita una superficie en la oblea entre tres y cuatro veces mayor que la DRAM ordinaria. Cada oblea que se destina a la IA es una oblea que no llega a los productos de gran consumo, como los portátiles o los teléfonos móviles.
Y ahí está la segunda clave. Solo hay tres empresas que fabriquen memorias DRAM a escala mundial, que controlan más del 90% del mercado: Samsung, con el 39 % del mercado, SK Hynix, con el 26 %, y Micron, con el 25 %. Un oligopolio de facto que decide cuánta memoria hay en el planeta y que tiene ya vendida su producción hasta 2027. En la HBM la concentración es aún mayor, porque SK Hynix acapara por sí sola el 58 %. Llama a la puerta un cuarto actor, la china CXMT (ChangXin Memory Technologies), en cuya salida a bolsa en Shanghái se disparó un 466 % y que ya fabrica en serie una de las memorias de la IA, la HBM3.
Para entender un poco las razones que hay detrás del hecho de que un dispositivo como la HBM esté poniendo patas arriba una industria entera, es recomendable comprender cómo son las tripas de la HBM. La HBM no es una DRAM más rápida, es una DRAM que ha cambiado de arquitectura y del lugar que ocupa al lado de la CPU/GPU. El lector encontrará a continuación una descripción de la arquitectura y el funcionamiento de la HBM, alejada al máximo de tecnicismos.
La fábrica con una sola puerta
El cuello de botella de la computación no está en la velocidad a la que se procesan los datos, sino en el flujo de lo que le llega a la CPU/GPU. Entrenar un modelo de inteligencia artificial es una operación aritmética gigantesca y para ejecutarla, la CPU/GPU necesita recibir datos sin interrupción. Una CPU/GPU puede realizar decenas de billones de operaciones por segundo, pero toda esa capacidad sirve de poco si la memoria no consigue alimentarla al ritmo adecuado. Por poner un símil, es como una fábrica que tiene mil trabajadores muy eficientes y una única puerta por la que entran las materias primas y salen los productos ya fabricados. Si la puerta es demasiado estrecha, el ritmo de producción lo limita la puerta, no la eficiencia de los trabajadores.
Trump rechaza la idea del CEO de Anthropic sobre frenar el desarrollo de la IA: "Lideramos frente a China, quiero que siga siendo así"Trump rechaza la idea del CEO de Anthropic sobre frenar el desarrollo de la IA: "Lideramos frente a China, quiero que siga siendo así"
Ver Más
Ese desequilibrio se conoce como el Muro de la Memoria y se debe a dos científicos, W. A. Wulf y S. A. McKee, que lo bautizaron así en 1995. La inteligencia artificial lo ha convertido en un abismo, porque es la primera aplicación masiva que consume datos más deprisa de lo que ningún cable puede suministrarlos.
La solución convencional fueron las memorias GDDR, con 32 bits por canal en su versión más extendida. Y ahí está la clave, ya que lo que limita el flujo de datos no es lo deprisa que viaja cada bit, sino cuántos bits viajan a la vez. Es la diferencia entre una carretera de un solo carril por la que se circula a toda velocidad y una autopista de cien carriles algo más lenta, es obvio que la segunda mueve muchísima más gente. La HBM trabaja con 1.024 bits, un factor de treinta y dos.
Cómo se construye un rascacielos de silicio
Como muchas ideas geniales, la arquitectura de una HBM es sencilla de describir, pero muy compleja de llevar a la práctica. En lugar de colocar los chips de memoria unos al lado de otros sobre una superficie plana, se apilan formando una torre, el rascacielos de silicio. Es lo que ocurre en cualquier ciudad cuando no hay suelo para edificar un barrio de casas bajas, se construye un rascacielos. Una pila HBM puede alojar hasta doce o dieciséis chips de DRAM en el espacio que antes ocupaba uno, unos encima de otros. La imagen lo muestra.
Apilar plantea una pregunta: ¿cómo se comunican esos chips entre sí? En un edificio, las plantas se conectan mediante ascensores, en una HBM, esa función la cumplen las TSV (Through-Silicon Vias, Vías a través del Silicio), unas conexiones verticales que atraviesan cada chip de arriba abajo. Para fabricarlos, se perforan orificios de entre cinco y diez micras de diámetro (un cabello humano mide entre sesenta y cien) que luego se rellenan de cobre. Los detalles del proceso de fabricación son casi ciencia ficción.
Durante sesenta años, las conexiones de los circuitos integrados se hicieron en horizontal. Las TSV introducen la dimensión vertical y las vías de cobre de cada chip se alinean con los de los que están encima y debajo, hasta formar columnas continuas que atraviesan la torre entera, como los ascensores de los rascacielos. Miles de TSV funcionan a la vez y ese paralelismo es el que permite el gran ancho de banda de la HBM. En los ordenadores convencionales, los datos de la DRAM deben recorrer varios centímetros de pistas de cobre hasta llegar a la CPU/GPU. En la HBM recorren unas decenas de micras, un camino mil veces más corto.
Falta un detalle importante, las pilas no se enchufan en ranuras, sino que se sitúan junto a la CPU/GPU sobre una fina lámina de silicio llamada intercalador (interposer), por cuya superficie corren miles de pistas estrechísimas que terminan en microsoldaduras del tamaño de una mota de polvo. Es la llamada arquitectura 2.5-D, en la que la HBM se monta al lado de la CPU/GPU.
Lo que parece un solo chip enorme en realidad es un ensamblaje de diferentes chips fabricados por varias empresas y "cosidos" en un único conjunto, una especie de Chip Lego de la Memoria. La industria llama a esto empaquetado avanzado y cada fabricante tiene el suyo: CoWoS en TSMC, EMIB en Intel, I-Cube en Samsung. Durante décadas la pregunta fue hasta dónde podía reducirse el tamaño de los transistores; ahora es cómo lograr que diferentes chips se comuniquen lo más rápido posible. Es un cambio de paradigma, no un mero matiz.
La memoria más cara del mundo
Una vez entendida la arquitectura, las cifras se entienden mejor. Una DDR5 de un ordenador personal tiene 64 canales, una GDDR6 de una tarjeta gráfica llega a 256 por chip y la HBM3 ofrece 1.024 por pila. El resultado es espectacular, una HBM3E entrega más de 1.2 TB/s por pila, el equivalente a vaciar unos doscientos cincuenta DVD en el tiempo que se tarda en pronunciar la palabra segundo. Una DDR5 ronda los 50-60 GB/s. Uno de los muchos problemas que tienen estos sistemas es la disipación del calor que se genera mientras funcionan, en los más potentes ya recurren a refrigeración líquida.
Toda esa complejidad acaba reflejándose en el precio. Un módulo HBM3E de 24 GB puede costar varios miles de euros, mientras que uno DDR5 de capacidad similar se mueve en unas pocas decenas. La explicación está en que la HBM rompe una de las reglas que durante medio siglo hicieron posible abaratar la memoria. En un chip plano, integrar más bits dentro de una misma superficie no aumenta el coste en la misma proporción. Esa ventaja permitió que el precio por bit cayera cerca de diez órdenes de magnitud a lo largo de esta historia. Con la HBM, en cambio, ya no basta con fabricar más memoria, hay que apilarla, alinearla, conectarla verticalmente y empaquetarla junto al procesador con una precisión extraordinaria. Cada uno de esos pasos añade complejidad, riesgo y coste, ya que basta con que uno de los doce chips salga defectuoso, o con que falle una microsoldadura, para que la torre entera acabe en la basura con los once buenos dentro.
Ahí está el origen del oligopolio, pues apilar y soldar doce obleas adelgazadas hasta el grosor de una hoja de papel sin arruinar ninguna es una habilidad industrial que no se compra, se aprende a base de años y de obleas tiradas a la basura. Por eso la escasez que hoy sufre cualquier comprador de un ordenador es la consecuencia de que los tres fabricantes hayan desviado sus mejores líneas hacia la HBM, un producto por el que obtienen unos beneficios estratosféricos.
Después de más de medio siglo llevando la miniaturización hasta límites extraordinarios, el cuello de botella de algunas de las tecnologías más avanzadas del mundo ya no está en la litografía, sino en algo mucho más humilde, el pegamento. Pocas ironías describen mejor el momento actual de la microelectrónica.
Pero el marco de aplicación de la HBM va más allá de la IA, también la supercomputación lleva años utilizándola en modelos climáticos, dinámica de fluidos o física de partículas. Hay, además, una paradoja especialmente reveladora como es el hecho de que las propias herramientas de diseño utilizadas para crear estos chips necesitan memorias de enorme ancho de banda para funcionar. Es decir, la tecnología ha alcanzado así un punto singular en el que se necesita a sí misma para existir.
Quien controla la HBM controla la IA
Durante años, el mapa de poder de los semiconductores estaba principalmente en Taiwán y las fábricas de TSMC, ahora hay que añadir a Corea del Sur (sede de Samsung y SK Hynix) y EEUU (Micron). No hay acelerador de inteligencia artificial sin HBM, no hay HBM sin las tres empresas que saben apilar doce obleas sin estropear ninguna y no hay apilado sin el empaquetado avanzado que solo un puñado de empresas domina en el mundo. Es una cadena tan delgada que basta con romper un eslabón para detener la industria entera.
Eso explica varias cosas que en los periódicos aparecen deslavazadas, como son que Washington vigile qué equipos de fabricación llegan a Hefei (sede de CXMT, la cuarta empresa de fabricación de chips de memoria), que Pekín haya convertido a CXMT en una prioridad nacional financiada por el Estado y que la escasez que encarece el ordenador de cualquier estudiante sea el efecto colateral de una carrera que se libra a otra escala.
Europa ocupa una posición algo paradójica. Por una parte, posee una pieza absolutamente esencial, los equipos de litografía de ASML, sin los cuales sería imposible fabricar los chips más avanzados. Pero por otra, no produce memorias de última generación y depende de otros países para una tecnología que hoy resulta decisiva. En los próximos meses, la HBM nos seguirá brindando noticias sorprendentes y puede que inquietantes.
